Une led qui clignote avec le spartan 3 - Revision history

FabienM at 10:43, 5 March 2009

2009-03-05T10:43:43Z

← Older revision		Revision as of 12:43, 5 March 2009
Line 1:		Line 1:
	[[Category: FPGA]]		[[Category: FPGA]]
	Pour me faire la main avec le kit et surtout avec le ~~fpga~~ je me suis mis en tête de faire clignoter le une ~~led~~ du ~~fpga~~. Pour cela je me suis un peu inspiré du montage proposé [[FPGA_and_led]] que j'ai modifié pour pouvoir tester ensuite [http://www.hackaday.com/2007/12/16/diy-led-multi-touch-panel/ la led en capteur de lumière].		Pour me faire la main avec le kit et surtout avec le FPGA je me suis mis en tête de faire clignoter le une LED du FPGA. Pour cela je me suis un peu inspiré du montage proposé [[FPGA_and_led]] que j'ai modifié pour pouvoir tester ensuite [http://www.hackaday.com/2007/12/16/diy-led-multi-touch-panel/ la led en capteur de lumière].

	[[image:diode.png\|center\|frame\|'''figure 1''' - ''LED wiring'']]		[[image:diode.png\|center\|frame\|'''figure 1''' - ''LED wiring'']]

	L'intérêt du clignotement d'une ~~led~~ est relativement limité, cependant il permet de prendre en main la totalité de la chaine de développement sur la carte Armadeus.		L'intérêt du clignotement d'une LED est relativement limité, cependant il permet de prendre en main la totalité de la chaine de développement sur la carte Armadeus.

	Après avoir installé le [[Installation_de_ISE_sur_Ubuntu_Linux \| Xilinx Web Pack]] généreusement offert par Xilinx, il suffit de réaliser un compteur qui divisera la fréquence de l'horloge de manière à avoir un clignotement de quelques Hertz (La fréquence du spartan3 étant de 96MHz nous diviserons par 48000000 !).		Après avoir installé le [[Installation_de_ISE_sur_Ubuntu_Linux \| Xilinx Web Pack]] généreusement offert par Xilinx, il suffit de réaliser un compteur qui divisera la fréquence de l'horloge de manière à avoir un clignotement de quelques Hertz (La fréquence du spartan3 étant de 96MHz nous diviserons par 48000000 !).
Line 66:		Line 66:
	Une fois que ces deux fichiers sont écrits il suffit de générer le bitstream en double cliquant sur "Synthetize - XST" puis sur "Implement Design" et enfin "Generate Programming File". Si ces opérations se sont bien passées, on se retrouve avec un fichier Clk_div_led.bit (du nom du vhdl).		Une fois que ces deux fichiers sont écrits il suffit de générer le bitstream en double cliquant sur "Synthetize - XST" puis sur "Implement Design" et enfin "Generate Programming File". Si ces opérations se sont bien passées, on se retrouve avec un fichier Clk_div_led.bit (du nom du vhdl).

	C'est à partir de maintenant que les ennuis commencent (ou les choses intéressante c'est selon). Il faut télécharger le bitstream dans le ~~fpga~~. Pour cela j'ai utilisé UBoot, en ayant bien pris soin de configurer le réseau correctement comme expliqué sur la page [[Connection_with_U-Boot_on_Linux]].		C'est à partir de maintenant que les ennuis commencent (ou les choses intéressante c'est selon). Il faut télécharger le bitstream dans le FPGA. Pour cela j'ai utilisé UBoot, en ayant bien pris soin de configurer le réseau correctement comme expliqué sur la page [[Connection_with_U-Boot_on_Linux]].

	il faut donc mettre le bitstream dans le répertoire tftpboot :		il faut donc mettre le bitstream dans le répertoire tftpboot :
Line 96:		Line 96:
	</pre>		</pre>

	Puis le lancer en utilisant l'adresse du ~~fpga~~ mappée en 0x10060000 (voir [[Target_Software_Installation]]) et la taille du bitstream donnée au moment du téléchargement (Bytes transferred = 131029 (1ffd5 hex)) :		Puis le lancer en utilisant l'adresse du FPGA mappée en 0x10060000 (voir [[Target_Software_Installation]]) et la taille du bitstream donnée au moment du téléchargement (Bytes transferred = 131029 (1ffd5 hex)) :
	<pre class="apf">		<pre class="apf">
	BIOS> fpga load 0 010060000 1ffd5		BIOS> fpga load 0 010060000 1ffd5
Line 106:		Line 106:
	</pre>		</pre>

	Et voila, si tout c'est bien passé, la ~~led~~ clignote ...		Et voila, si tout c'est bien passé, la LED clignote ...

FabienM at 10:25, 5 March 2009

2009-03-05T10:25:19Z

← Older revision		Revision as of 12:25, 5 March 2009
Line 55:		Line 55:
	Pour que ISE puisse savoir sur quels pins brancher chaque signal, il est nécessaire de lui fournir un fichier de contraintes en *.ucf :		Pour que ISE puisse savoir sur quels pins brancher chaque signal, il est nécessaire de lui fournir un fichier de contraintes en *.ucf :
	<source lang="VHDL">		<source lang="VHDL">
	NET "Clk" LOC = "P55";		NET "Clk" LOC = "P55";
	NET "Clk" TNM_NET = "Clk";		NET "Clk" TNM_NET = "Clk";
	TIMESPEC "TS_Clk" = PERIOD "Clk" 10 ns HIGH 50 %;		TIMESPEC "TS_Clk" = PERIOD "Clk" 10 ns HIGH 50 %;
	NET "led_cathode" LOC = "P118"\| IOSTANDARD = LVCMOS33 ;		NET "led_cathode" LOC = "P118"\| IOSTANDARD = LVCMOS33 ;
	NET "led_anode" LOC = "P116"\| IOSTANDARD = LVCMOS33 ;		NET "led_anode" LOC = "P116"\| IOSTANDARD = LVCMOS33 ;
	</source>		</source>

FabienM at 10:18, 5 March 2009

2009-03-05T10:18:32Z

← Older revision		Revision as of 12:18, 5 March 2009
Line 2:		Line 2:
	Pour me faire la main avec le kit et surtout avec le fpga je me suis mis en tête de faire clignoter le une led du fpga. Pour cela je me suis un peu inspiré du montage proposé [[FPGA_and_led]] que j'ai modifié pour pouvoir tester ensuite [http://www.hackaday.com/2007/12/16/diy-led-multi-touch-panel/ la led en capteur de lumière].		Pour me faire la main avec le kit et surtout avec le fpga je me suis mis en tête de faire clignoter le une led du fpga. Pour cela je me suis un peu inspiré du montage proposé [[FPGA_and_led]] que j'ai modifié pour pouvoir tester ensuite [http://www.hackaday.com/2007/12/16/diy-led-multi-touch-panel/ la led en capteur de lumière].

	[[~~Image~~:diode.png]]		[[image:diode.png\|center\|frame\|'''figure 1''' - ''LED wiring'']]

	L'intérêt du clignotement d'une led est relativement limité, cependant il permet de prendre en main la totalité de la chaine de développement sur la carte Armadeus.		L'intérêt du clignotement d'une led est relativement limité, cependant il permet de prendre en main la totalité de la chaine de développement sur la carte Armadeus.
Line 9:		Line 9:

	<source lang="VHDL">		<source lang="VHDL">
	library IEEE;		library IEEE;
	use IEEE.STD_LOGIC_1164.ALL;		use IEEE.STD_LOGIC_1164.ALL;
	use IEEE.numeric_std.all;		use IEEE.numeric_std.all;

	entity Clk_div_led is		entity Clk_div_led is
	Port ( Clk : in std_logic;		Port (
	led_cathode : out std_logic;		Clk : in std_logic;
	led_anode : out std_logic);		led_cathode : out std_logic;
			led_anode : out std_logic
			);
	end Clk_div_led;		end Clk_div_led;

	architecture RTL of Clk_div_led is		architecture RTL of Clk_div_led is
	constant max_count : natural := 48000000;		constant max_count : natural := 48000000;
	signal Rst_n : std_logic;		signal Rst_n : std_logic;
	begin		begin

	Rst_n <= '1';		Rst_n <= '1';
			led_cathode <= '0';

	-- compteur de 0 à max_count		-- compteur de 0 à max_count
Line 33:		Line 36:
	count := 0;		count := 0;
	led_anode <= '1';		led_anode <= '1';
	~~led_cathode <= '0';~~
	elsif rising_edge(Clk) then		elsif rising_edge(Clk) then
	if count < max_count/2 then		if count < max_count/2 then
	led_anode <='1';		led_anode <='1';
	~~led_cathode <='0';~~
	count := count + 1;		count := count + 1;
	elsif count < max_count then		elsif count < max_count then
	led_anode <='0';		led_anode <='0';
	~~led_cathode <='0';~~
	count := count + 1;		count := count + 1;
	else		else
	count := 0;		count := 0;
	led_anode <='1';		led_anode <='1';
	~~led_cathode <='0';~~
	end if;		end if;
	end if;		end if;
Line 55:		Line 54:

	Pour que ISE puisse savoir sur quels pins brancher chaque signal, il est nécessaire de lui fournir un fichier de contraintes en *.ucf :		Pour que ISE puisse savoir sur quels pins brancher chaque signal, il est nécessaire de lui fournir un fichier de contraintes en *.ucf :
			<source lang="VHDL">
	NET "Clk" LOC = "P55";		NET "Clk" LOC = "P55";
	NET "Clk" TNM_NET = "Clk";		NET "Clk" TNM_NET = "Clk";
	TIMESPEC "TS_Clk" = PERIOD "Clk" 10 ns HIGH 50 %;		TIMESPEC "TS_Clk" = PERIOD "Clk" 10 ns HIGH 50 %;
	NET "led_cathode" LOC = "~~P119~~"\| IOSTANDARD = LVCMOS33 ;		NET "led_cathode" LOC = "P118"\| IOSTANDARD = LVCMOS33 ;
	NET "led_anode" LOC = "~~P118~~"\| IOSTANDARD = LVCMOS33 ;		NET "led_anode" LOC = "P116"\| IOSTANDARD = LVCMOS33 ;
			</source>

	Des exemples de ucf peuvent être trouvés dans le répertoire firmware du projet Armadeus.		Des exemples de ucf peuvent être trouvés dans le répertoire firmware du projet Armadeus.
Line 69:		Line 69:

	il faut donc mettre le bitstream dans le répertoire tftpboot :		il faut donc mettre le bitstream dans le répertoire tftpboot :
			<pre class="host">
	cp Clk_div_led.bit /tftpboot		cp Clk_div_led.bit /tftpboot
			</pre>

	Puis via la carte armadeus, le télécharger en ram :		Puis via la carte armadeus, le télécharger en ram :
			<pre class="apf">
	BIOS> tftpboot 08000000 Clk_div_led.bit		BIOS> tftpboot 08000000 Clk_div_led.bit
	dm9000 i/o: 0x15c00000, id: 0x90000a46		dm9000 i/o: 0x15c00000, id: 0x90000a46
Line 82:		Line 85:
	done		done
	Bytes transferred = 131029 (1ffd5 hex)		Bytes transferred = 131029 (1ffd5 hex)
			</pre>

	L'enregistrer en flash :		L'enregistrer en flash :
			<pre class="apf">
	BIOS> run flash_firmware		BIOS> run flash_firmware
	.. done		.. done
Line 89:		Line 94:
	Copy to Flash... done		Copy to Flash... done
	Flashing Firmware succeed		Flashing Firmware succeed
			</pre>


	Puis le lancer en utilisant l'adresse du fpga mappée en 0x10060000 (voir [[Target_Software_Installation]]) et la taille du bitstream donnée au moment du téléchargement (Bytes transferred = 131029 (1ffd5 hex)) :		Puis le lancer en utilisant l'adresse du fpga mappée en 0x10060000 (voir [[Target_Software_Installation]]) et la taille du bitstream donnée au moment du téléchargement (Bytes transferred = 131029 (1ffd5 hex)) :
			<pre class="apf">
	BIOS> fpga load 0 010060000 1ffd5		BIOS> fpga load 0 010060000 1ffd5
			</pre>

	Si vous ne voulez pas flasher le bitstream à chaque fois, vous pouvez le charger directement depuis la ram via la commande:		Si vous ne voulez pas flasher le bitstream à chaque fois, vous pouvez le charger directement depuis la ram via la commande:
			<pre class="apf">
	BIOS>fpga load 0 08000000 1ffd5		BIOS>fpga load 0 08000000 1ffd5
			</pre>

	Et voila, si tout c'est bien passé, la led clignote ...		Et voila, si tout c'est bien passé, la led clignote ...

FabienM at 10:27, 18 January 2009

2009-01-18T10:27:23Z

← Older revision		Revision as of 12:27, 18 January 2009
Line 14:		Line 14:

	entity Clk_div_led is		entity Clk_div_led is
	Port ( Clk : in std_logic;		Port ( Clk : in std_logic;
	led_cathode : out std_logic;		led_cathode : out std_logic;
	led_anode : out std_logic);		led_anode : out std_logic);
	end Clk_div_led;		end Clk_div_led;

	architecture RTL of Clk_div_led is		architecture RTL of Clk_div_led is
	constant max_count : natural := 48000000;		constant max_count : natural := 48000000;
	signal Rst_n : std_logic;		signal Rst_n : std_logic;
	begin		begin

	Rst_n <= '1';		Rst_n <= '1';

	-- compteur de 0 à max_count		-- compteur de 0 à max_count
	compteur : process(Clk)		compteur : process(Clk)
	variable count : natural range 0 to max_count;		variable count : natural range 0 to max_count;
	begin		begin
	if Rst_n = '0' then		if Rst_n = '0' then
	count := 0;		count := 0;
	led_anode <= '1';		led_anode <= '1';
	led_cathode <= '0';		led_cathode <= '0';
	elsif rising_edge(Clk) then		elsif rising_edge(Clk) then
	if count < max_count/2 then		if count < max_count/2 then
	led_anode <='1';		led_anode <='1';
	led_cathode <='0';		led_cathode <='0';
	count := count + 1;		count := count + 1;
	elsif count < max_count then		elsif count < max_count then
	led_anode <='0';		led_anode <='0';
	led_cathode <='0';		led_cathode <='0';
	count := count + 1;		count := count + 1;
	else		else
	count := 0;		count := 0;
	led_anode <='1';		led_anode <='1';
	led_cathode <='0';		led_cathode <='0';
	end if;		end if;
	end if;		end if;
	end process compteur;		end process compteur;
	end RTL;		end RTL;
	</source>		</source>

FabienM at 20:17, 2 August 2008

2008-08-02T20:17:31Z

← Older revision		Revision as of 22:17, 2 August 2008
Line 9:		Line 9:

	<source lang="VHDL">		<source lang="VHDL">
	library IEEE;		library IEEE;
	use IEEE.STD_LOGIC_1164.ALL;		use IEEE.STD_LOGIC_1164.ALL;
	use IEEE.numeric_std.all;		use IEEE.numeric_std.all;

	entity Clk_div_led is		entity Clk_div_led is
	Port ( Clk : in std_logic;		Port ( Clk : in std_logic;
Line 18:		Line 18:
	led_anode : out std_logic);		led_anode : out std_logic);
	end Clk_div_led;		end Clk_div_led;

	architecture RTL of Clk_div_led is		architecture RTL of Clk_div_led is
	constant max_count : natural := 48000000;		constant max_count : natural := 48000000;
	~~signal count : natural range 0 to max_count;~~		signal Rst_n : std_logic;
	signal Rst_n : std_logic;
	begin		begin

	Rst_n <= '1';		Rst_n <= '1';

	-- compteur de 0 à max_count		-- compteur de 0 à max_count
	compteur : process(Clk)		compteur : process(Clk)
			variable count : natural range 0 to max_count;
	begin		begin
	if Rst_n = '0' then		if Rst_n = '0' then
	count := 0;		count := 0;
	led_anode <= '1';		led_anode <= '1';
	led_cathode <= '0';		led_cathode <= '0';
	elsif rising_edge(Clk) then		elsif rising_edge(Clk) then
	if count < max_count/2 then		if count < max_count/2 then
	led_anode <='1';		led_anode <='1';
	led_cathode <='0';		led_cathode <='0';
	count <= count + 1;		count := count + 1;
	elsif count < max_count then		elsif count < max_count then
	led_anode <='0';		led_anode <='0';
	led_cathode <='0';		led_cathode <='0';
	count <= count + 1;		count := count + 1;
	else		else
	count <= 0;		count := 0;
	led_anode <='1';		led_anode <='1';
	led_cathode <='0';		led_cathode <='0';

FabienM at 13:59, 8 April 2008

2008-04-08T13:59:50Z

← Older revision		Revision as of 15:59, 8 April 2008
Line 1:		Line 1:
			[[Category: FPGA]]
	Pour me faire la main avec le kit et surtout avec le fpga je me suis mis en tête de faire clignoter le une led du fpga. Pour cela je me suis un peu inspiré du montage proposé [[FPGA_and_led]] que j'ai modifié pour pouvoir tester ensuite [http://www.hackaday.com/2007/12/16/diy-led-multi-touch-panel/ la led en capteur de lumière].		Pour me faire la main avec le kit et surtout avec le fpga je me suis mis en tête de faire clignoter le une led du fpga. Pour cela je me suis un peu inspiré du montage proposé [[FPGA_and_led]] que j'ai modifié pour pouvoir tester ensuite [http://www.hackaday.com/2007/12/16/diy-led-multi-touch-panel/ la led en capteur de lumière].

JulienB at 18:35, 2 March 2008

2008-03-02T18:35:01Z

← Older revision		Revision as of 20:35, 2 March 2008
Line 5:		Line 5:
	L'intérêt du clignotement d'une led est relativement limité, cependant il permet de prendre en main la totalité de la chaine de développement sur la carte Armadeus.		L'intérêt du clignotement d'une led est relativement limité, cependant il permet de prendre en main la totalité de la chaine de développement sur la carte Armadeus.

	Après avoir installé le Xilinx Web Pack généreusement offert par Xilinx, il suffit de réaliser un compteur qui divisera la fréquence de l'horloge de manière à avoir un clignotement de quelques Hertz (La fréquence du spartan3 étant de 96MHz nous diviserons par 48000000 !).		Après avoir installé le [[Installation_de_ISE_sur_Ubuntu_Linux \| Xilinx Web Pack]] généreusement offert par Xilinx, il suffit de réaliser un compteur qui divisera la fréquence de l'horloge de manière à avoir un clignotement de quelques Hertz (La fréquence du spartan3 étant de 96MHz nous diviserons par 48000000 !).

	<source lang="VHDL">		<source lang="VHDL">

FabienM at 16:11, 2 March 2008

2008-03-02T16:11:36Z

← Older revision		Revision as of 18:11, 2 March 2008
Line 89:		Line 89:
	Flashing Firmware succeed		Flashing Firmware succeed

	~~Si vous ne voulez pas flasher le bitstream à chaque fois, vous pouvez le charger directement depuis la ram via la commande:~~
	~~BIOS>fpga load 0 08000000 1ffd5~~

	Puis le lancer en utilisant l'adresse du fpga mappée en 0x10060000 (voir [[Target_Software_Installation]]) et la taille du bitstream donnée au moment du téléchargement (Bytes transferred = 131029 (1ffd5 hex)) :		Puis le lancer en utilisant l'adresse du fpga mappée en 0x10060000 (voir [[Target_Software_Installation]]) et la taille du bitstream donnée au moment du téléchargement (Bytes transferred = 131029 (1ffd5 hex)) :
	BIOS> fpga load 0 010060000 1ffd5		BIOS> fpga load 0 010060000 1ffd5

			Si vous ne voulez pas flasher le bitstream à chaque fois, vous pouvez le charger directement depuis la ram via la commande:
			BIOS>fpga load 0 08000000 1ffd5

	Et voila, si tout c'est bien passé, la led clignote ...		Et voila, si tout c'est bien passé, la led clignote ...

FabienM at 16:10, 2 March 2008

2008-03-02T16:10:52Z

← Older revision		Revision as of 18:10, 2 March 2008
Line 88:		Line 88:
	Copy to Flash... done		Copy to Flash... done
	Flashing Firmware succeed		Flashing Firmware succeed

			Si vous ne voulez pas flasher le bitstream à chaque fois, vous pouvez le charger directement depuis la ram via la commande:
			BIOS>fpga load 0 08000000 1ffd5

	Puis le lancer en utilisant l'adresse du fpga mappée en 0x10060000 (voir [[Target_Software_Installation]]) et la taille du bitstream donnée au moment du téléchargement (Bytes transferred = 131029 (1ffd5 hex)) :		Puis le lancer en utilisant l'adresse du fpga mappée en 0x10060000 (voir [[Target_Software_Installation]]) et la taille du bitstream donnée au moment du téléchargement (Bytes transferred = 131029 (1ffd5 hex)) :

FabienM: New page: Pour me faire la main avec le kit et surtout avec le fpga je me suis mis en tête de faire clignoter le une led du fpga. Pour cela je me suis un peu inspiré du montage proposé [[FPGA_and...

2008-03-02T16:08:35Z

New page: Pour me faire la main avec le kit et surtout avec le fpga je me suis mis en tête de faire clignoter le une led du fpga. Pour cela je me suis un peu inspiré du montage proposé [[FPGA_and...

New page

Pour me faire la main avec le kit et surtout avec le fpga je me suis mis en tête de faire clignoter le une led du fpga. Pour cela je me suis un peu inspiré du montage proposé [[FPGA_and_led]] que j'ai modifié pour pouvoir tester ensuite [http://www.hackaday.com/2007/12/16/diy-led-multi-touch-panel/ la led en capteur de lumière].

[[Image:diode.png]]

L'intérêt du clignotement d'une led est relativement limité, cependant il permet de prendre en main la totalité de la chaine de développement sur la carte Armadeus.

Après avoir installé le Xilinx Web Pack généreusement offert par Xilinx, il suffit de réaliser un compteur qui divisera la fréquence de l'horloge de manière à avoir un clignotement de quelques Hertz (La fréquence du spartan3 étant de 96MHz nous diviserons par 48000000 !).

<source lang="VHDL">
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.numeric_std.all;

entity Clk_div_led is
Port ( Clk : in std_logic;
led_cathode : out std_logic;
led_anode : out std_logic);
end Clk_div_led;

architecture RTL of Clk_div_led is
constant max_count : natural := 48000000;
signal count : natural range 0 to max_count;
signal Rst_n : std_logic;
begin

Rst_n <= '1';

-- compteur de 0 à max_count
compteur : process(Clk)
begin
if Rst_n = '0' then
count := 0;
led_anode <= '1';
led_cathode <= '0';
elsif rising_edge(Clk) then
if count < max_count/2 then
led_anode <='1';
led_cathode <='0';
count <= count + 1;
elsif count < max_count then
led_anode <='0';
led_cathode <='0';
count <= count + 1;
else
count <= 0;
led_anode <='1';
led_cathode <='0';
end if;
end if;
end process compteur;
end RTL;
</source>

Pour que ISE puisse savoir sur quels pins brancher chaque signal, il est nécessaire de lui fournir un fichier de contraintes en *.ucf :

NET "Clk" LOC = "P55";
NET "Clk" TNM_NET = "Clk";
TIMESPEC "TS_Clk" = PERIOD "Clk" 10 ns HIGH 50 %;
NET "led_cathode" LOC = "P119"| IOSTANDARD = LVCMOS33 ;
NET "led_anode" LOC = "P118"| IOSTANDARD = LVCMOS33 ;

Des exemples de ucf peuvent être trouvés dans le répertoire firmware du projet Armadeus.

Une fois que ces deux fichiers sont écrits il suffit de générer le bitstream en double cliquant sur "Synthetize - XST" puis sur "Implement Design" et enfin "Generate Programming File". Si ces opérations se sont bien passées, on se retrouve avec un fichier Clk_div_led.bit (du nom du vhdl).

C'est à partir de maintenant que les ennuis commencent (ou les choses intéressante c'est selon). Il faut télécharger le bitstream dans le fpga. Pour cela j'ai utilisé UBoot, en ayant bien pris soin de configurer le réseau correctement comme expliqué sur la page [[Connection_with_U-Boot_on_Linux]].

il faut donc mettre le bitstream dans le répertoire tftpboot :
cp Clk_div_led.bit /tftpboot

Puis via la carte armadeus, le télécharger en ram :
BIOS> tftpboot 08000000 Clk_div_led.bit
dm9000 i/o: 0x15c00000, id: 0x90000a46
MAC: 00:0e:32:00:00:01
operating at 10M half duplex mode
TFTP from server 192.168.0.143; our IP address is 192.168.0.10
Filename 'Clk_div_led.bit'.
Load address: 0x8000000
Loading: T ##########################
done
Bytes transferred = 131029 (1ffd5 hex)

L'enregistrer en flash :
BIOS> run flash_firmware
.. done
Erased 2 sectors
Copy to Flash... done
Flashing Firmware succeed

Puis le lancer en utilisant l'adresse du fpga mappée en 0x10060000 (voir [[Target_Software_Installation]]) et la taille du bitstream donnée au moment du téléchargement (Bytes transferred = 131029 (1ffd5 hex)) :
BIOS> fpga load 0 010060000 1ffd5

Et voila, si tout c'est bien passé, la led clignote ...